ライバル企業の工程を使うという報道。正式契約とは分けて考える
2026年10月18日、ソウル経済新聞は、サムスン電子がNVIDIA向け次世代カスタム広帯域メモリー「NVHBM」のベースダイ製造にTSMCの3ナノ工程を採用すると報じた。Reutersも同紙の記事を引用して伝えた。サムスンはメモリー大手であると同時に、ファウンドリー事業でTSMCと競う企業だ。
ただし、報道の根拠は業界関係者の説明であり、3社が製造数量や量産時期を含む最終契約を公表したわけではない。Reutersが記事を引用したことも、製造企業による独立した確定情報とは区別する必要がある。
より重要な問いは、なぜサムスンがライバルの工程を使うのかという話ではない。NVIDIAがサムスン、SK hynix、Micronという競争相手の3社に共通の製造条件を求めたとされる理由だ。
5月のHBM4E発表では、サムスンは自社4ナノを強調した
サムスンは5月29日、12層HBM4Eの試作品出荷を正式に発表した。自社の第6世代10ナノ級DRAMである1cと、サムスン・ファウンドリーの4ナノ・ロジックベースダイを組み合わせた。48GBの容量、ピン当たり最大16Gbps、スタック当たり3.6TB/秒の帯域幅も会社が公表している。
コアダイはデータを記憶するDRAMであり、ベースダイは積層されたメモリーと外部のAIアクセラレーターを接続する下部のロジック半導体だ。サムスンはDRAM、ロジック製造、先端実装まで社内で調整できることを競争力としてきた。
今回の報道対象は特定の顧客向けに設計されるNVHBMである。一般のHBM4Eまで一斉に外部ファウンドリーへ移行するという意味ではない。製品と顧客ごとの製造ルートは分けて評価しなければならない。
NVIDIAが求めたとされるのは、メーカー共通の製造条件だ
ソウル経済新聞によると、NVIDIAはNVHBMのベースダイをTSMCの3ナノ工程で製造し、コアダイは1c DRAM工程でそろえるようサムスン、SK hynix、Micronに求めた。サムスンは社内検討を経て受け入れたと報じられた。
メーカーごとにベースダイの工程が異なれば、同じメモリー構造でも性能や信頼性の比較と認定が複雑になり得る。共通工程には検証負担を減らす可能性がある。ただし積層歩留まり、発熱、実装、最終製品の信頼性まで一致するわけではない。
報道通りなら顧客企業がサプライヤーの製造方法まで一部指定することになる。しかし3社すべての最終量産契約と製品認定が完了したという確認はまだない。
NVHBMはメモリーコントローラーの配置も変える
NVIDIAが8月26日に公開したNVHBMの技術解説では、従来アクセラレーター側にあったメモリーコントローラーをHBMのベースダイへ移し、専用の接続インターフェースを統合する。これによりアクセラレーターの演算ダイに使用可能な面積を増やし、複数社のメモリーを組み込みやすくする狙いがある。
NVIDIAは標準HBM4E比でスタック当たり帯域幅が最大30％向上し、演算ダイに使える面積が最大25％拡大し、HBMの電力消費が最大15％減ると説明している。これは企業が提示する設計上の比較であり、サムスンとTSMCによる特定量産品の独立した実測結果ではない。
NVHBMはNVLink Fusionによって顧客企業のカスタムAIアクセラレーターへ接続する構想の一部でもある。メモリー単体の速さだけでなく、システム全体への組み込みやすさが価値になる。
供給先を3社に分けても、工場の集中は残り得る
顧客が複数のメモリーメーカーから調達する場合、共通の設計・工程は代替供給先の評価や認定に必要な時間を減らす可能性がある。供給力や納期の選択肢が増えることも期待できる。
その一方で、3社が同じTSMC工程にベースダイ製造を依存するなら、ファウンドリーの生産能力が共通の制約になる。メモリーの調達先が3社でも、重要工程が一か所に集中していれば、その段階の問題が複数社に波及し得る。これは現時点で供給障害が起きたという話ではない。
工程が同じでも異なる会社のHBMが検証なしに交換できるわけではない。積層、実装、歩留まり、品質試験、アクセラレーター側の認定は別途必要だ。企業名の数だけでなく製造段階ごとの集中度を確認する必要がある。
自社ファウンドリーを捨てるという話ではない
サムスンは一般向けHBM4とHBM4Eで、DRAMと自社4ナノ・ロジック工程、先端パッケージングを組み合わせる一貫生産を強調している。ソウル経済新聞も、NVIDIA向け以外の標準製品や他の顧客のカスタムHBMでは従来方針を維持すると報じた。
同紙は、サムスンがNVHBMベースダイを自社ファウンドリーでも製造できるか検証する可能性に触れている。もっとも、これは業界関係者による説明であって、自社工程での量産開始が正式決定したわけではない。
総合半導体企業の強みは、あらゆる工程を必ず自社内で完結させることだけではない。顧客の要求を満たしながら、自社工程と外部工程を製品ごとに組み合わせる実行力も戦略的な資産になり得る。
必要な人材は一つの専門分野に閉じない
カスタムHBMをAIアクセラレーターにつなぐには、DRAM設計、ベースダイのロジック、高速入出力、ファウンドリー工程、先端パッケージング、熱管理、最終システムでの検証が関係する。ベースダイ製造の担当が変われば、企業や組織をまたぐ調整も増える可能性がある。
外部の製造企業を使う場合、顧客仕様を工程設計へ落とし込む能力、品質と歩留まりの情報交換、試験の責任分担、異常時の原因分析を結びつける能力が重要になるだろう。自社工程では社内の設計・生産を統合する力が必要になる。
今回の報道は特定企業の採用拡大を示すものではない。公開技術に基づく必要能力の分析だ。専門職の名称以上に、設計から量産・検証まで情報と責任が途切れない組織を作れるかが課題となる。
BANSEOG VIEW｜誰が作るかだけでなく、誰が製造ルールを決めるか
まず情報の確実性を分けたい。サムスンの自社4ナノHBM4Eは公式発表で確認できる。NVIDIAのNVHBM構造も同社の公式技術説明だ。これに対して、3社にTSMCの3ナノ採用を要求しサムスンが受け入れたという内容は業界関係者に基づく報道である。
もし報道通り契約と量産が実現すれば、顧客は複数社の製品を共通の設計条件で検証しやすくなるかもしれない。同時にTSMCへの工程集中と、サムスンが複数の製造ルートを管理する課題が生まれ得る。この時点でどの企業が勝者かを断定することはできない。
半導体の競争には、どの企業が優れたメモリーを製造するかという問いに加えて、誰がそのメモリーの設計・製造条件を決めるかという問いが現れている。今後は正式契約、量産日程、各供給企業の認定結果、代替工程の可能性を継続して確認すべきだ。
BANSEOG VIEW
BANSEOG VIEW｜顧客が製造ルールを決める競争
サムスンの自社4ナノHBM4EとNVIDIAのNVHBM構造は公式情報。TSMC3ナノ共通化とサムスンの対応は業界報道であり、契約確定ではない。
共通工程は複数社調達の認定を容易にする一方、TSMCへの製造集中リスクを生み得る。同じ工程でも歩留まりや製品品質、相互交換性は保証されない。
自社工程の統合力と、顧客指定の外部工程でも設計・製造・検証をつなげる力の双方が重要な競争資産になり得る。
SOURCES
参照した主な資料
- ソウル経済新聞 — サムスンのNVHBMにTSMC工程を採用するとの報道（2026年10月18日）
業界関係者を出典とするTSMC3ナノ・1c共通条件、サムスン受諾と自社工程の検討。正式契約の発表ではない。
- Reuters — サムスンとTSMCの次世代メモリーに関する続報（2026年10月18日）
ソウル経済新聞を引用した内容。製造企業による独立した契約確認ではない。
- サムスン電子公式 — HBM4E試作品の出荷開始（2026年5月29日）
1c DRAMと自社4ナノ・ベースダイ、12層48GB、最大16Gbps、3.6TB/秒という会社の公表値。
- NVIDIA公式技術ブログ — NVLink FusionとNVHBM（2026年8月26日）
NVHBMの構造、複数供給企業への対応、帯域幅30％・演算ダイ面積25％・HBM電力15％の設計上の比較。
2026年10月20日作成。ソウル経済新聞10月18日の報道は業界関係者によるTSMC3ナノ・1c工程条件とサムスンの受諾を記載。Reutersは同紙を引用しており独立した正式契約の確認ではない。数量、歩留まり、量産日程は未確認。サムスン5月29日公式発表は1c DRAMと自社4ナノ・ロジックダイ、12層48GB、最大16Gbpsと3.6TB/秒。NVIDIA8月26日公表の帯域幅最大30％、演算ダイ面積最大25％、HBM電力最大15％の改善は設計上の会社説明であり特定製造企業の量産実測ではない。工程集中、人材・組織上の示唆はBanseogによる分析。第三者画像は転載しない。